| |
| Acadêmico(a): André Leonardo Bieging |
| Título: Implementação M++ em FPGA |
| |
| Resumo: |
| O presente trabalho tem como objetivo implementar a arquitetura da M++ na plataforma FPGA. Foi utilizada a linguagem de descrição de hardware Verilog. Para desenvolver o trabalho, primeiro foram levantados os requisitos funcionais e não funcionais necessários, para então criar a especificação do trabalho, que é uma descrição detalhada da arquitetura da M++. Para a implementação da especificação, foi utilizada a IDE Quartus para desenvolver e compilar o código Verilog e a sua extensão TimeQuest Timing Analyzer para fazer o cálculo de tempos, enquanto o software ModelSim*-Intel® FPGA edition foi utilizado para a simulação do design. O programa MontadorMmaismais foi necessário para desenvolver os programas para os testes, e o programa MapReader foi desenvolvido para converter arquivos .map em programas em Verilog. O resultado do desenvolvimento foi um design capaz de executar as instruções definidas pela especificação, e tem uma frequência máxima de execução muito maior do que o que é possível em relação ao software de simulação original da M++. Com base nos resultados do trabalho, conclui-se que é possível implementar a arquitetura da M++ em Verilog e conseguir um design com uma performance considerável |
| |
|
